Jetson Orin Nx C7和C9 pcie时钟使用咨询

[jing.wang]

硬件：Jetson Orin Nx 自研载板
软件：JetPack 6.2(rev 1)

问题描述
*1.我们当前的载板设计C7和C9通过时钟buffer共用C4的时钟，但实测C7和C9均读不到盘。后来将PCIE2的时钟飞线到C7,PCIE3的时钟飞线到C9后能分别正常读到盘。如果共用C4的时钟给到C7和C9是否可行？
2.NX/NANO核心板的pcie时钟是怎么处理的？
3.目前我们4路PCIE分配如下：C4,C7,C9通过连接器转接分别接3路U.2的硬盘，C1接的万兆PHY（RTL8127）实际测试发现4路pcie同时工作不稳定（有时读不到c7或c9的盘，有时C1的打印log会出乱码）但如果任意空一路（C7或C9）则可以正常工作，针对该现象请帮忙提供下debug方向，如果增大pcie的驱动能力能改善吗？

[jlspyaozhongkai]

近日测试GPIO输入功能时发现，GPIO 输入接口驱动能力偏弱，驱动低阻抗仪表时出现输出电压降低（3.3V输出降低到2V以下），即使不使用低阻抗仪表测量，也存在输出纹波较大的情况。 对比树莓派端口输出能力稍显偏弱。以上情况供参考。 有条件可以使用高速示波器看看时钟总线纹波和压降情况。